Notícias

Nov 11, 2023

IP de hardware configurável Flex Logix para cargas de trabalho AI e DSP combina FPGAs, unidades de tensor e software

Hoje, falaremos sobre IA, DSP, FPGAs, IP e SoCs. Normalmente, estes

Hoje, falaremos sobre IA, DSP, FPGAs, IP e SoCs. Normalmente, essas coisas não andam todas juntas. Certamente, os FPGAs têm sido usados ​​para implementar algoritmos AI e DSP, embora os algoritmos AI e DSP geralmente envolvam diferentes tipos de cálculos. (Consulte "Uma Breve História do DSP de Chip Único, Parte II.") Os projetos de DSP permaneceram em grande parte com implementações de FPGA, graças à abundância de multiplicadores/acumuladores (MACs) que eles fornecem, enquanto o treinamento de IA migrou para GPUs. Atualmente, a inferência de IA está se movendo para várias implementações de hardware, incluindo CPUs aumentadas, chips dedicados, mecanismos de IA criados especificamente para SoCs e até FPGAs. Agora, o Flex Logix introduziu mais uma alternativa: IP de hardware configurável projetado especificamente para executar cargas de trabalho de IA e DSP.

Fundada em 2014, a Flex Logix não é novata em IP de hardware configurável. A empresa oferece software e blocos IP FPGA (eFPGA) integrados da EFLEX há quase uma década. De acordo com Geoff Tate, cofundador e CEO da Flex Logix, a empresa agora possui vários clientes relacionados à defesa e mais de meia dúzia de clientes comerciais com 23 chips diferentes em produção de alto volume que incorporam EFLEX eFPGAs. Exemplos de tais dispositivos variam de um SoC 5G MIMO de ponta de um cliente não identificado que integra um eFPGA 100K-LUT (tabela de pesquisa) junto com vários front-ends digitais de transmissão e recepção para a interface de antena MIMO a uma nova linha de pequenos e baratos Renesas ForgeFPGAs com LUTs de 1K a 4K que podem custar menos de 50 centavos em volume.

Figura 1: Renesas ForgeFPGAs pequenos e baratos são baseados em Flex Logix FPGA IP e as ferramentas de desenvolvimento são baseadas nas ferramentas fornecidas pelo Flex Logix. Crédito da imagem: Flex Logix

Renesas ForgeFPGAs traçam sua linhagem para dispositivos Silego, sobre os quais meu amigo e colega Max Maxfield escreveu anteriormente. (Consulte "Não aconteceu muita coisa ou aconteceu?" e "Renesas anuncia a fabulosa família ForgeFPGA".) A Dialog Semiconductor comprou a Silego em 2017 e, por sua vez, foi comprada pela Renesas em 2021, que foi como a Renesas se tornou uma fornecedora de FPGA. Peixes pequenos são comidos por peixes maiores, que por sua vez são comidos por peixes ainda maiores.

Os FPGAs Renesas fornecem uma versão do software Flex Logix FPGA diretamente aos desenvolvedores para configurar os dispositivos ForceFlex, o que indica que o Flex Logix pode fornecer software utilizável diretamente aos desenvolvedores do sistema. Esse é um recurso importante ao entrar no mercado de IA, onde você deseja permitir que cientistas de dados e programadores sem experiência em desenvolvimento de hardware usem seus produtos facilmente.

De muitas maneiras, esses novos blocos de hardware Flex Logix InferX traçam sua linhagem até os blocos eFPGA da empresa. Os blocos InferX IP são IP reforçados, fornecidos pela Flex Logix a um cliente para um nó de fabricação de IC específico em uma fundição específica. Dessa forma, o InferX IP é exatamente como o EFLEX FPGA IP da empresa. No caso do IP InferX, o Flex Logix está inicialmente visando o nó de processo N5 5nm da TSMC, mas a empresa diz que qualquer processo FinFET é candidato a esse IP.

Além disso, os algoritmos AI e DSP executam um grande número de operações de multiplicação/acumulação. Os FPGAs, incluindo os blocos Flex Logix eFPGA, geralmente fornecem muitos, muitos multiplicadores/acumuladores para executar todas essas operações em tempo real, mas esses MACs são incorporados na estrutura do FPGA como as passas na deliciosa receita de pudim de arroz da minha avó nas noites de sexta-feira, que eram relativamente poucos e distantes entre si. Em um FPGA, os MACs reforçados são cercados pela malha de interconexão do FPGA para permitir a criação de qualquer tipo de pipeline de execução. No entanto, os algoritmos de IA e DSP não precisam desse tipo de flexibilidade - seus pipelines de cálculo são muito mais regulares - portanto, a sobrecarga de silício das estruturas de roteamento de um FPGA é supérflua e pode ser removida. Essa sobrecarga de silício é significativa e pode chegar a 80% do silício na área dentro e ao redor dos MACs, de acordo com a Tate.

Em vez disso, o Flex Logix pegou seu design MAC, aprimorou-o para operações de IA e DSP e criou uma unidade de tensor com fio que interconecta um grande número de MACs com uma interconexão reforçada, exatamente como um SoC seria projetado. O bloco IP de hardware InferX resultante combina quatro dessas unidades de tensor com caches L2 SRAM individuais e um pequeno eFPGA usado para configurar e interconectar as unidades de tensor, conforme mostrado na Figura 2 abaixo.